FABRICATION PROCESS FOR STACKED MOS DEVICES

摘要

Procédé de fabrication de dispositifs CMOS alignés et empilés (110, 130) consistant à former d'abord un dispositif FET inférieur (110). Des couches d'oxyde conformes non dopées (107) et dopées (108) sont ensuite formées sur ledit dispositif de sorte que le niveau de la surface supérieure de l'électrode à porte commune (104) se trouve au-dessus de l'oxyde non dopé (107) formé sur les régions de source et de drain (124) du dispositif FET inférieur (110). Une photoréserve d'aplanissement (114) est alors déposée et attaquée en combinaison avec l'oxyde à un niveau défini par la surface supérieure de l'électrode de porte (104). L'électrode de porte (104) est recouverte d'une couche d'oxyde de porte (119) et d'une couche (120) en silicium polycristallin de manière à effectuer une recristallisation jusqu'à un dispositif FET supérieur (130). La diffusion vers le haut des résidus (118) de la couche d'oxyde dopé (108) permet ainsi de créer un dispositif FET supérieur (130) dont les régions de source et de drain (122) sont alignées avec l'oxyde de porte et avec l'électrode à porte et avec l'électrode à porte commune sous-jacente (104).