| 摘要 |
Circuit de détection de synchronisme dans un récepteur d'émission numérique dans lequel des mots synchrones sériels d'une première série et d'une deuxième série obtenues aux sorties d'un démodulateur PSK tétraphasé (5) sont convertis en premier et deuxième mots synchrones parallèles, respectivement, tous les bits d'un mot des première et deuxième données synchrones parallèles sont convertis en bits de poids fort, les bits pairs (ou impairs) sont remplacés l'un par l'autre et sont appliqués chacun à un premier et à un deuxième circuit ET (38) et (39), et un mot synchrone est détecté à partir d'au moins l'un des circuits ET afin de détecter des signaux synchrones avec une probabilité élevée. |
