| 发明名称 |
DISPOSITIF ELECTRONIQUE FORMANT MEMOIRE STABLE RAPIDE PERFECTIONNEE |
| 摘要 |
<P>La mémoire stable 2 comporte une interface 30 vers un processeur alloué 1. Elle est assortie de deux bancs de mémoire 51, 52 destinés à contenir, pour chaque adresse, la même information. Les échanges d'adresses et de commandes entre l'interface 30 et les bancs de mémoire passent par un contrôleur logique d'accès ou filtre 20. Les échanges de données passent par un commutateur-comparateur 40. Les informations contenues dans les bancs 51, 52 sont structurées en forme d'objets, rendus indivisibles par l'usage d'un vecteur de chaînage, établi et vérifié par le contrôleur logique 20. <BR/> (CF DESSIN DANS BOPI)<BR/> <BR/></P>
|
| 申请公布号 |
FR2591775(A1) |
申请公布日期 |
1987.06.19 |
| 申请号 |
FR19850018437 |
申请日期 |
1985.12.12 |
| 申请人 |
INRIA |
发明人 |
MICHEL PIERRE PATRICE ALFRED BANATRE, JEAN-PIERRE AUGUSTE FRANCOIS JOSEPH BANATRE, GILLES MARC CHARLES MULLER ET FLORIMOND ETIENNE ALBERIC PLOYETTE;BANATRE JEAN-PIERRE AUGUSTE FR;MULLER GILLES MARC CHARLES;PLOYETTE FLORIMOND ETIENNE ALB |
| 分类号 |
G06F12/02;G06F12/14;G06F12/16;G06F21/24;(IPC1-7):G06F13/14;G11C7/00;G11C8/00 |
主分类号 |
G06F12/02 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
