Gate array arrangement using the CMOS technique.

摘要

Die Gate Array Anordnung sieht in einem Kernbereich eines Chips Zellbereiche in Matrixform vor. In jedem Zellbereich ist eine Grundschaltung angeordnet, die aus 6 oder 7 Transistoren in CMOS-Technik besteht, und die durch entsprechende Zusammenschaltung eine logische Funktion oder eine Speicherfunktion ausführen kann. Die Verdrahtung der Grundschaltungen untereinander erfolgt entweder über die Grundschaltungen oder unter Benutzung von Grundschaltungen, die zur Realisierung von Speichern oder logischen Funktionen nicht verwendet werden. Mit Hilfe der Grundschaltungen aus 6 oder 7 N- und P-Kanaltransistoren ist es möglich, pro Grundschaltung eine Speicherzelle zu realisieren und damit Speicher auf einer Gate Array Anordnung zu schaffen, die an dem jeweiligen Bedarf angepaßt werden kann.