| 摘要 |
<p>Le circuit fournit à partir d'un signal d'horloge mère (H), à fréquence f, au moins un signal rectangulaire (40, 44) à fréquence plus faible (M/N) f, M étant un nombre entier et N un autre nombre entier, supérieur à M et pair. Le circuit comporte un système séquentiel constitué d'un nombre pair N de bascules (B0-B5) en cascade rebouclée, chaque bascule recevant un signal d'entrée de la bascule précédente (X) et de la bascule suivante (Y) et recevant le signal d'horloge mère (H) sur une entrée d'horloge, les bascules de rangs pairs étant différentes des bascules de rangs impairs et les signaux à fréquence réduite étant prélevés sur des sorties Q1-Q4) desdites bascules.</p> |
