| 摘要 |
Est décrite une section de sélectivité numérique à fréquence intermédiaire zéro (DZISS) (20, 20'). La DZISS de la présente invention présente une topologie facilitant la réalisation aussi bien de l'émetteur (20') que des récepteurs (20). Dans le mode préféré de réalisation à basse vitesse, les filtres numériques (32, 32', 33, 33') comprennent des sections de filtre en cascade (64a-64b) ayant recours à une décimation (66) pour réduire la cadence des données. Dans le mode préféré de réalisation à haute vitesse, les filtres numériques (32, 32', 33, 33') sont plus complexes, au moins la première section de filtre (64') étant décomposée pour permettre le fonctionnement à vitesse élevée. La décimation (66) est également utilisée dans la variante à haute vitesse pour permettre aux circuits suivants de fonctionner à une plus faible cadence de données, produisant ainsi la consommation d'énergie. Dans une variante pouvant s'appliquer au mode préféré de réalisation à basse vitesse et à vitesse élevée, des sections des filtres numériques passe-bas (100A, 100B) subissent un multiplexage temporel (104) permettant de réaliser des économies de coût et d'occupation. |
