| 摘要 |
Circuit intégré (10, Fig. 2; 105, Fig. 5) contenant des circuits internes logiques et/ou de mémoire (19; 114, 15) pourvu d'organes récepteurs de signaux d'entrée multiples correspondant aux niveaux de tension de différentes familles de logiques (Pi-Pi), ainsi que d'organes permettant de produire des signaux de sortie multiples correspondant aux niveaux de tension de différentes familles de logiques (Pj-Pn). Des traducteurs de signaux d'entrée sur puce (15, 17; 106, 108, 110 112) reçoivent les signaux d'entrée correspondant au niveau d'une famille de logiques donnée et les traduisent en les adaptant au niveau requis par les circuits internes logiques et/ou de mémoire. Après l'exécution des fonctions logiques et/ou de mémoire, des traducteurs de signaux de sortie sur puce (16, 18; 107, 109, 11, 113) traduisent les signaux de sortie des circuits internes logiques et/ou de mémoire et produisent des signaux de sortie correspodant aux niveaux de tension de différentes familles de logiques. Les circuits internes logiques et/ou de mémoire peuvent apartenir à une seule famille de logiques ou être composés de plusieurs familles. Il est également possible d'intercaler des traducteurs sur puce entre des circuits internes logiques et/ou de mémoire de différentes familles (116, 117). |
