| 摘要 |
Die Synchronisierungseinrichtung dient zum Erzeugen einer synchronisierten Impulsfolge mit Hilfe eines internen Arbeitstaktes (SY CK) aus einer externen digitalen Signalimpulsfolge (DATA) bezüglich des Arbeitstaktes gleicher Taktfrequenz, jedoch unbestimmter Phasenlage mit Hilfe zweier seriell geschalteter Flipflops (FFl bzw. FF2). Im einen wird im Takt der Signalimpulsfolge der jeweilige Signalzustand zwischengespeichert. Das andere Flipflop wird dadurch vorbereitet und gibt, ausgelöst durch den internen Arbeitstakt, die synchronisierte Impulsfolge ab. Zum Einsynchronisieren (Fangzustand) ist eine Schaltstufe (FF4) vorgesehen, die durch einen der Signalimpulsfolge zugeordneten Takt (WR CK) in einen ersten Zustand gesteuert wird und ein entsprechendes Ausgangssignal (B) abgibt. In einem Frequenzteiler (FF5) wird, durch das Ausgangssignal (B) der Schaltstufe (FF4) ausgelöst, ein internes Taktsignal (INT CK) mit gegenüber dem Arbeitstakt n-facher Frequenz im Verhältnis l/n untersetzt und so als Arbeitstakt ein synchronisiertes Taktsignal (SY CK) erzeugt, mit dem auch die Schaltstufe (FF4) in einem zweiten Zustand umgeschaltet wird. Im normalen Betriebszustand (Synchronbetrieb) ist die Schaltstufe (FF4) deaktiviert und der Frequenzteiler (FF5) zählt kontinuierlich.
|
