发明名称 TEST PATTERN GENERATOR.
摘要 <p>Un appareil de contrôle de semiconducteurs tels que des dispositifs d'intégration à grande échelle comprend des mémoires lentes de grande capacité (11 à 14) qui subissent une opération d'imbrication, et une mémoire très rapide de capacité réduite (50) dans laquelle sont enregistrées au préalable des configurations de contrôle, après le branchement. Les configurations de commande sont successivement extraites des mémoires lentes de grande capacité (11 à 14). Lorsque l'ordre de lecture est donné, la mémoire très rapide de capacité réduite (50) est sélectionnée. Les configurations de contrôle sont extraites de la mémoire très rapide de capacité réduite (50) jusqu'à ce qu'elles puissent à nouveaux être extraites des mémoires lentes de grande capacité (11 à 14), de sorte qu'il est possible de produire une énorme quantité de configurations de contrôle sans générer des cycles fictifs.</p>
申请公布号 EP0211087(A1) 申请公布日期 1987.02.25
申请号 EP19860901126 申请日期 1986.01.31
申请人 HITACHI, LTD. 发明人 KAWAGUCHI, IKUO;INADACHI, MASAAKI;KIKUCHI, SHUJI
分类号 G01R31/319;(IPC1-7):G01R31/28 主分类号 G01R31/319
代理机构 代理人
主权项
地址