| 发明名称 |
LEVEL SENSITIVE RESET CIRCUIT FOR DIGITAL LOGIC |
| 摘要 |
|
| 申请公布号 |
AU558284(B2) |
申请公布日期 |
1987.01.22 |
| 申请号 |
AU19830016052 |
申请日期 |
1983.05.02 |
| 申请人 |
BAXTER TRAVENOL LABORATORIES, INC. |
发明人 |
WICNIENSKI, M.F. |
| 分类号 |
G06F1/24;H03K17/22;H03K17/78;H03K17/795;H03K19/003;H03K21/38 |
主分类号 |
G06F1/24 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
