| 主权项 |
1.一种电子封装结构,至少包含:单或复数个具有导电特性之支撑底板;单或复数个电子元件,布于前述支撑底板之表面,该支撑底板之面积可大于,等于或小于该电子元件之面积;单或复数个填充区域,形成于前述电子元件四周,于该填充区域内具有单或复数个导通孔,且于该导通孔内或孔壁填充具导电特性之材料,使该填充区域之表面与前述之支撑底板形成电讯连接;单或复数个电讯接点,形成于前述电子封装结构之单侧或双侧,且该电讯接点所分布之表面面积可大于,等于或小于前述之电子元件上表面之面积;单或复数个电讯通道,形成于前述电子封装结构之单侧或双侧,且分别连接于前述之电讯接点,使该电讯通道与前述之电子元件内部电路形成通路。2.如申请专利范围第1项之电子封装结构,其中所述位于电子封装结构两侧之电讯通道,可利用前述之导通孔进行电讯传递,使两侧之电讯通道形成通路。3.如申请专利范围第1项之电子封装结构,其中所述具有导电特性之支撑底板,亦为一热之良导体,具有导热之特性;又该支撑底板可与前述之电子元件接地讯号形成通路,具有接地端之特性。4.如申请专利范围第1项之电子封装结构,其中所述具有导电特性之支撑底板,可为铜、镍、铁、铝、钴、金、或以上金属材料合金或他种具导电性之材料的组合。5.如申请专利范围第1项之电子封装结构,其中所述具有导电特性之支撑底板,可利用如机械加工、乾湿式蚀刻、雷射钻孔或其他适合之方式,将电讯通道形成于该底板之上。6.如申请专利范围第1项之电子封装结构,其中所述之电子元件可为主动电子元件、被动电子元件、感测元件、测试元件、微机电晶片或以上电子元件之组合。7.如申请专利范围第1项之电子封装结构,其中所述之填充区域,可为具有热塑或热固特性之材料所组成,该填充区域可利用网版印刷、模板印刷、滚筒式涂布、喷墨涂布、贴合、微影技术或其他适合之方式形成。8.如申请专利范围第1项之电子封装结构,其中所述之导通孔,可利用如机械钻孔、雷射钻孔、乾湿式蚀刻或其他适合之方式形成。9.如申请专利范围第1项之电子封装结构,其中所述之导通孔,其内部所充填之导电金属可为锡、银、金、铝、铍、铜、镍、铑、钨或以上金属材料合金或他种具导电性之材料的组合。10.如申请专利范围第1项之电子封装结构,其中所述之电讯接点,其上可利用网版印刷、模板印刷、滚筒式涂布、喷墨涂布、微影技术或其他适合之方式形成电讯接点保护层。11.一种具复数个封装单元体之立体堆叠电子封装结构,至少包含:复数个具有导电特性之支撑底板;复数个电子元件,布于前述支撑底板之表面,该支撑底板之面积可大于,等于或小于该电子元件之面积;复数个填充区域,形成于前述电子元件四周,于该填充区域内具有复数个导通孔,且于该导通孔内或孔壁填充具导电特性之材料,使该填充区域之表面与前述之支撑底板形成电讯连接;复数个电讯接点,形成于前述电子封装结构之单侧或双侧,且该电讯接点所分布之表面面积可大于,等于或小于前述之电子元件上表面之面积;复数个电讯通道,形成于前述电子封装结构之单侧或双侧,且分别连接于前述之电讯接点,使该电讯通道与前述之电子元件内部电路形成通路;复数个固着结构,形成于前述之电讯接点。12.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述位于电子封装结构上下两侧之电讯通道,可利用前述之导通孔进行电讯传递,使该两侧之电讯通道形成通路。13.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述位于电子封装结构两侧之电讯通道、固着结构以及导通孔,于进行封装体堆叠时,除可做为单一封装单元体内部电讯传递之媒介,亦可提供复数个封装单元体间,内部电子元件之电讯进行传递时之路径。14.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述具有导电特性之支撑底板,亦为一热之良导体,具有导热之特性;又该支撑底板可与前述之电子元件接地讯号形成通路,具有接地端之特性。15.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述具有导电特性之支撑底板,可为铜、镍、铁、铝、钴、金、或以上金属材料合金或他种具导电性之材料的组合。16.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述具有导电特性之支撑底板,可利用如机械加工、乾湿式蚀刻、雷射钻孔或其他适合之方式,将电讯通道形成于该底板之上。17.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之电子元件可为主动电子元件、被动电子元件、感测元件、测试元件、微机电晶片或以上电子元件之组合。18.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之填充区域,可为具有热塑或热固特性之材料所组成,该填充区域可利用网版印刷、模板印刷、滚筒式涂布、喷墨涂布、贴合、微影技术或其他适合之方式形成。19.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之导通孔,可利用如机械钻孔、雷射钻孔、电浆蚀刻、乾湿式蚀刻或其他适合之方式形成。20.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之导通孔,其内部所充填之导电金属可为锡、银、金、铝、铍、铜、镍、铑、钨或以上金属材料合金或他种具导电性之材料的组合。21.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之电讯接点,其上可利用网版印刷、模板印刷、滚筒式涂布、喷墨涂布、微影技术或其他适合之方式形成电讯接点保护层。22.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之固着结构,其可为锡、银、金、铝、铍、铜、镍、铑、钨或以上金属材料合金或他种具导电性之材料的组合。23.如申请专利范围第11项之具复数个封装单元体之立体堆叠电子封装结构,其中所述之固着结构,该结构周围可填充不具导电性之接合材料,辅助前述封装单元体之堆叠接合。图式简单说明:图一为习知扩散式晶圆型态封装结构。图二为习知利用图案化金属层达到具I/O扩散特性之电子封装结构。图三A为本发明之第一实施例,为封装单元之截面图。图三B为对应于图三A,本发明第一实施例之第一种可能底视图。图三C为对应于图三A,本发明第一实施例之第二种可能底视图。图三D为对应于图三A,本发明第一实施例之第三种可能底视图。图四为本发明之第二实施例,为利用本发明之封装单元进行第一形式堆叠封装之截面示意图。图五为本发明之第三实施例,为利用本发明之封装单元进行第二形式堆叠封装之截面示意图。图六为本发明之第四实施例,为利用本发明之封装单元进行第三形式堆叠封装之截面示意图。图七为本发明之第五实施例,为利用本发明之封装单元与未经封装之电子元件,进行第四形式堆叠封装之截面示意图。图八为本发明之第六实施例,为利用本发明之封装单元与他种封装单元或电子元件,进行第五形式堆叠封装之上视图。 |
