| 主权项 |
1.一种半导体元件,适用于一静电放电保护电路,且配置于一基底上,该半导体元件包括:一闸极结构,该闸极结构包括一闸极与一闸极氧化层,其中该闸极氧化层配置于该闸极与该基底之间;一N型源极区,配置于该闸极结构一侧之该基底中;一N型井区,配置于该闸极结构另一侧之该基底中;一N型汲极区,配置于该N型井区与该闸极结构之间之该基底中,其中该N型汲极区具有一第一齿状部分,且该第一齿状部分位于该N型井区中;以及一N型掺杂区,配置于该N型井区中,该N型掺杂区具有一第二齿状部分。2.如申请专利范围第1项所述之半导体元件,更包括一导体层,配置于该N型源极区、部分该闸极与部分该N型掺杂区上,且暴露出该N型掺杂区之该第二齿状部分。3.如申请专利范围第2项所述之半导体元件,其中该导体层之材质包括金属矽化物。4.如申请专利范围第1项所述之半导体元件,更包括一介电层,配置于该基底上,覆盖该闸极结构、该N型源极区、该N型井区、该N型汲极区、该N型掺杂区与该基底。5.如申请专利范围第4项所述之半导体元件,更包括一汲极接触窗插塞,配置于该介电层中,且位于该N型掺杂区上。6.如申请专利范围第4项所述之半导体元件,更包括一源极接触窗插塞,配置于该介电层中,且位于该N型源极区上。7.如申请专利范围第1项所述之半导体元件,更包括一间隙壁,配置于该闸极结构之侧壁上。8.一种静电放电保护元件,包括:一P型金氧半(PMOS)电晶体,该P型金氧半电晶体之一第一闸极耦接至一内部电路,且该P型金氧半电晶体之源极连接至一第一电源线;以及一N型金氧半(NMOS)电晶体,包括:一闸极结构,具有一第二闸极与一闸极氧化层,其中该闸极氧化层配置于该第二闸极与该基底之间,而该第二闸极与该P型金氧半电晶体之该第一闸极连接;一N型源极区,配置于该闸极结构一侧之该基底中,且该N型源极区连接至一第二电源线;一N型井区,配置于该闸极结构另一侧之该基底中;一N型汲极区,配置于该N型井区与该闸极结构之间之该基底中,该N型汲极区与该P型金氧半电晶体之汲极相互连接且耦接至一输出接脚,其中该N型汲极区具有一第一齿状部分,且该第一齿状部分位于该N型井区中;以及一N型掺杂区,配置于该N型井区中,该N型掺杂区具有一第二齿状部分。9.如申请专利范围第8项所述之静电放电保护元件,更包括一导体层,配置于该闸极结构、该N型源极区与该N型掺杂区上,且暴露出该N型掺杂区之该第二齿状部分。10.如申请专利范围第9项所述之静电放电保护元件,其中该导体层之材质包括金属矽化物。11.如申请专利范围第8项所述之静电放电保护元件,更包括一介电层,配置于该基底上。12.如申请专利范围第11项所述之静电放电保护元件,更包括一汲极接触窗插塞,配置于该介电层中,且位于该N型掺杂区上。13.如申请专利范围第12项所述之静电放电保护元件,更包括一源极接触窗插塞,配置于该介电层中,且位于该N型源极区上。图式简单说明:图1绘示为习知一种静电放电保护电路之示意图。图2A为依照本发明实施例所绘示的半导体元件之上视图。图2B为依照图1中I-I'剖面所绘示的半导体元件之剖面示意图。图3为依照本发明实施例所绘示的一种静电放电保护元件的电路示意图。 |
