增强的处理器(CPU)微转移结构

摘要

一种处理器中执行微码转移的硬件能以两种不同速度进行微码转移，并在转移中具有有选择地禁止进入流水线的附加行的灵活性。对于尚未达到的检测结果可使用一条试探性的转移通道，而且在时钟暂停期间，如果检测结果是错误的，该试探性通道可通向正确的转移目标。有一个返回堆栈，其装入和下推是相分离的以适应转移的两种速度。微码可以用文字或寄存的数值装入到返回地址堆栈，并在一个延迟调用之后允许在指定行上进行向量化的转移和返回。

主权项

在数据处理系统的中央处理器中，用于执行微转移的硬件包括：可保存一个第一地址的装置用于要执行的下邻连续微指令；可保存一个第二地址的装置用于执行快速微转移；可保存一个第三地址的装置用于执行慢速微转移；选择装置用于选择上述第一、第二和第三地址之一，并可将其送入一条控制存储器地址总线上；控制上述选择装置的部件以响应用微码选择的检测条件。