发明名称 |
半导体装置 |
摘要 |
的DRAM为了保持资料而需要每隔几十毫秒进行刷新工作,因此导致耗电量的增大。此外,由于频繁地切换电晶体的导通状态和截止状态,电晶体的劣化成为问题。上述问题随着储存容量增大和电晶体微型化的进展而变得明显。另一个问题是:即使藉由推进电晶体的微型化而实现整合化,储存容量的增大也会引起半导体装置的面积的增大。设置包括氧化物半导体且具有包括闸极电极用沟槽及元件隔离用沟槽的沟槽结构的电晶体。此外,藉由在半导体装置中将多个分别具有沟槽结构且包括氧化物半导体的记忆元件层叠,可以缩小半导体装置的电路面积。 |
申请公布号 |
TWI534957 |
申请公布日期 |
2016.05.21 |
申请号 |
TW101102678 |
申请日期 |
2012.01.20 |
申请人 |
半导体能源研究所股份有限公司 |
发明人 |
山崎舜平;乡户宏充 |
分类号 |
H01L21/8242(2006.01);H01L27/108(2006.01) |
主分类号 |
H01L21/8242(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
一种半导体装置,包括:包括第一电晶体的电路;以及包括第二电晶体和电容器的记忆元件,其中,该第二电晶体包括:第一绝缘层;该第一绝缘层中的第一沟槽;该第一绝缘层中的第二沟槽;接触于该第一沟槽的内壁面的氧化物半导体层;相邻于该氧化物半导体层的第二绝缘层,其中该第二绝缘层相邻于该第二沟槽的内壁面;该第一沟槽中的隔着该第二绝缘层相邻于该氧化物半导体层的闸极电极;填充该第二沟槽的第三绝缘层;以及接触于该氧化物半导体层的源极电极或汲极电极,并且,该记忆元件层叠在该电路上。
|
地址 |
日本 |