发明名称 | 产生频率可数字分级调整的模拟信号的频率合成器电路 | ||
摘要 | 在本频率合成器电路中,用一个锁相环产生模拟信号fs。它包括一个相位比较器dp,一个基准振荡器ro,一个模拟低通滤波器tp,一个输出是模拟信号fs的压控振荡器(VCO)Vo。相位比较器dp是一个数字电路,要比较的两个相位以数字信号供给它。一个信号代表基准振荡器ro或VCO的相位,另一个信号来自累加器ac,ac由基准振荡器ro或VCO时钟驱动,并在每个时钟到来时累加一可调数值d,累加器的内容作为第二个相位信号送至比较器dp。 | ||
申请公布号 | CN86101688A | 申请公布日期 | 1986.11.19 |
申请号 | CN86101688 | 申请日期 | 1986.03.18 |
申请人 | 德国ITT工业有限公司 | 发明人 | 桑克·麦尔加特 |
分类号 | H03L7/16 | 主分类号 | H03L7/16 |
代理机构 | 中国国际贸易促进委员会专利代理部 | 代理人 | 杨晓光 |
主权项 | 1、产生频率可数字分级调整的模拟信号(fs)的频率合成器电路,其中按下述顺序级联了产生基准信号(fr)的一个基准振荡器(γo),一个相位比较器(dp),一个模拟低通滤波器(tp),和一个电压控制振荡器(Vo)(=VCO),其中的相位比较器由VCO(Vo)控制,此合成器电路的特征在于下列特点:相位比较器(dp)是数字电路,它的两个输入端上加的是数字信号,输出的边是数字信号;基准信号(fr)加到相位比较器(dp)的时钟输入端和其输出端连到相位比较器(dp)的第一输入端的数字累加器(ac)的时钟输入端;确定信号(fs)频率的数值(d)加到累加器(ac)的输入端,和VCO(Vo),除了提供信号(fs),它还产生代表信号(fs)相位的一个数据信号(Vp),并将其加到相位比较器(dp)的第二输入端。 | ||
地址 | 联邦德国弗赖堡7800 |