Circuit arrangement for retrieving digital data signals and clock signals included in these data signals.

摘要

Die Schaltungsanordnung ist ein durch einen internen Takt (CLOCK) gesteuerter digitaler Phasenregelkreis mit einem Phasendetektor und einem steuerbaren Oszillator. Der Oszillator ist ein ladbarer Zähler (110), der vom internen Takt gesteuert und mit einem der Frequenz des aktuellen Datentaktes (CLK2) entsprechenden variablen Anfangswert (ZLAD0 bis ZLAD3) ladbar ist. Der Phasendetektor umfaßt ein Schieberegister (114) zum Verzögern von Datensignalen in Form von Markierungsimpulsen (MI), ein dem Zähler (110) zugeordnetes Speicherregister (112) und ein dem Schieberegister zugeordnetes Zwischenspeicherregister (120) zum Zwischenspeichern des gegenwärtigen Standes des Zählers bzw. der gegenwärtigen Position des durchlaufenden Markierungsimpulses (MI) in Form von Binärwerten. Abhängig von dem zeitlichen Auftreten eines verzögerten Markierungsimpulses (MI-D) in bezug auf den Zählerstand wird einer dieser Werte selektiert und einem externen Sollwertgeber (124) als Phasenistwert zugeführt und daraus ein neuer Anfangswert generiert, der zum Zähler (110) übertragen wird.