| 摘要 |
<P>Appareil et procédé pour éviter les cellules défectueuses dans des mémoires à semi-conducteurs. <BR/> On utilise des lignes partagées d'entrée de rangées et de colonnes et les mémoires fonctionnent à vitesse normale et sans pertes de retard malgré la présence de cellules de mémoire et d'amplificateurs sélecteurs ; le circuit reçoit d'un ordinateur des adresses de rangées et de colonnes, sépare et transmet les adresses de rangée RAD à travers un tampon de déclenchement 52 à des lignes partagées de sortie de la mémoire "partielle" ayant certaines cellules défectueuses, pendant un premier état d'un signal de déclenchement, afin de les inclure dans cette mémoire pendant l'application d'un signal d'autorisation de rangée. Une mémoire PROM 54 est programmée pour éviter les adresses de colonnes ayant des cellules ou des amplificateurs sélecteurs défectueux et diriger les adresses vers les colonnes non défectueuses. La mémoire PROM 54 complète sa traduction d'adresses pendant le premier état du signal de déclenchement et transfère les adresses corrigées de colonnes vers les lignes partagées d'entrée de la mémoire partielle pendant le second état du signal de déclenchement pour les inclure dans la mémoire partielle pendant l'application d'un signal d'autorisation de colonne. <BR/> Application aux systèmes d'informatique en général. <BR/> (CF DESSIN DANS BOPI)<BR/> <BR/></P>
|
