| 摘要 |
Un thyristor d'amplification à multi-étages (10) comprend des régions de résistance intégrales de commande de courant (20, 20') entre des étages adjacents de thyristor (36, 36', 102) pour limiter le courant de mise sous tension dans tous les étages sauf dans l'étage principal (38') du thyristor. Le thyristor (10) est essentiellement insensible aux défaillances de mise sous tension di/dt sans avoir besoin d'un circuit extérieur pour limiter le di/dt dans le thyristor (10). La modulation de la région de résistance de commande du courant (20, 20') pendant la mise sous tension est empêchée en espaçant adéquatement (110, 112, 120, 122) ou en protégeant (38, 40) la région par rapport à l'émetteur (30, 32) de chaque étage du thyristor (36, 36', 102) ainsi que par un espacement adéquat (106, 116) ou une protection (72') de la région de résistance (20, 20') par rapport à une portion de la région émettrice la plus basse (30, 32) contenant un plasma de mise sous tension (60) de l'étage précédent (36, 36', 102) du thyristor. |
