| 主权项 |
1.对于其有第一码段和第二码段之码字,其第一码段包含许多以第一方式安排之情报字和许多对该情报字具有汉明距离为d1 之电码产生之第一校对字,第二码段所包含许多分别属于不同前述第一码段并以第二方式安排之情报字和第一校对字和许多对该情报字和第一校对字具有汉明距离为d2 之电码产生之第二校对字,要做解码时之错误校正方法包含下述步骤:(a)在第一解码级中,至少要侦测前述第二码段之错误和加上一种代表解码状态之旗号;和(b)在第二解码级中,要侦测前述第一码段之错误和校正满足2S2+E d1-1之S2字错误和E字删除,其中S2,为在未知位置之错误数和E为删除数,并且要决定错误位置和错误图型,对许多S2 和E之组合而言,可依据许多已知之错误位置和错误图型来选定具有高校正能力和低误校正机率之S2,和E组合,并且依据选定之S2,和E组合之错误位置和错误图型在第二解码级中校正字错误。2.在依照请求专利部份第l项之错误校正方法中,其至少侦测错误之步骤包括S1,字之错误侦测和错误校正,其中2S1 d2-1。3.在依照请求专利部份第l项之错误校正方法中,在前述第二解码级时,对许多满足2S2+E d1-1之S2和E组合之错误位置和错误图型是前列或依序决定的。4.在依照请求专利部份第l项之错误校正方法中,前述码字为双编理德一所罗门码。5.在依照请求专利部分第1项之错误校正方法中,前述码字为双编循环多余校对码(Doubly-encoded cyclic redund-ancy check code)。6.在依照请求专利部分第1项之错误校正方法中,具有由单一段中之解码结果和旗号数决定之最小误校正机率之S2,和E组合之解码结果是从许多错误位置和错误图型之解码结果中选择出来的,和字错误是依据所选择之解码结果来校正的。7.依据请求专利部分第l项之错误校正方法来校正错误之错误校正系统包含:从输入信号产生并发信号之并发产生器;在Galois 场执行加、除和乘法运算之算术逻辑单元;在Galois 场之任何空间 中把翻译为i和/或i翻译为 之翻译电路;计算加到输入字上之许多种类之旗号之计数器;储存由前述并发信号产生器产生之并发信号,前述算术逻辑单元之结果,前述翻译结果,前述计数器计算加旗号输入字之旗号数和加到前述输入信号之旗号之记忆电路;储存控制前述算术逻辑电路,翻译电路和记忆电路以进行错误校正运作之程式之程式记忆电路:和依据前述程式和旗号状态控制前述程式记忆电路位址之控制电路。 |
