DATA PROCESSOR HAVING DYNAMIC BUS SIZING.

摘要

Un processeur de données adapté pour exécuter des opérations sur des opérandes d'une dimension donnée est pourvu d'une commande de bus (14) pour faire communiquer les opérandes avec un dispositif de mémoire (20) ayant une porte d'accès qui peut avoir une dimension égale à un sous-multiple de la dimension de l'opérande. En réponse à un signal de la commande de bus (14) demandant le transfert d'un opérande d'une dimension particulière, le dispositif de mémoire (20) émet un signal qui indique la dimension de la porte d'accès disponible pour accomoder le transfert demandé. Selon la dimension de l'opérande à transférer et la dimension de la porte d'accès du dispositif de mémoire (20), la commande de bus (14) peut diviser le cycle de transfert de l'opérande en plusieurs cycles de bus afin de transférer l'opérande dans sa totalité. Pendant ce processus, la commande de bus (14) corrige tout défaut d'alignement entre l'opérande et la porte d'accès. Afin de faire la distinction des cycles d'opérandes individuels et une multiplicité de cycles de bus que peut comporter le cycle d'opérande, la commande de bus (14) n'émet un signal de départ de cycle d'opérande qu'au départ du premier cycle de bus de chaque cycle d'opérande.