| 摘要 |
<P>L'INVENTION CONCERNE UN CIRCUIT LIMITEUR D'EXCURSION DES TENSIONS LOGIQUES POUR LES CIRCUITS LOGIQUES DITS DCFL A TRES FAIBLE CONSOMMATION ET ULTRA RAPIDES.</P><P>LE CIRCUIT LIMITEUR COMPREND, MONTES EN SERIE ENTRE UNE SOURCE DE TENSION V ET LA MASSE, UNE RESISTANCE 21 ET UN TRANSISTOR A EFFET DE CHAMP 22, NORMALEMENT BLOQUE. LA SOURCE 10 DU TRANSISTOR 22 EST A LA MASSE. LA GRILLE 11 EST REUNIE AU DRAIN 12 QUI CONSTITUE LA SORTIE DU CIRCUIT LIMITEUR. LA TENSION DE SORTIE V, QUI CONSTITUE LE NIVEAU LOGIQUE HAUT V EST INFERIEURE OU EGALE A TROIS FOIS LA TENSION DE SEUIL V DU TRANSISTOR 22 SI LE COURANT I QUI TRAVERSE LA CHARGE 21 EST INFERIEUR OU EGAL A DEUX FOIS LE PRODUIT DE LA TRANSCONDUCTANCE G DU TRANSISTOR PAR SA TENSION DE SEUIL V.</P><P>APPLICATION AUX CIRCUITS INTEGRES LOGIQUES DCFL, EN PARTICULIER SUR GAAS ET COMPOSES III-V.</P>
|
