发明名称 SYSTEME D'AFFECTATION D'ADRESSE POUR MEMOIRE D'IMAGE
摘要 <P>SELON UN SYSTEME D'AFFECTATION D'ADRESSE POUR MEMOIRE D'IMAGE, UNE MEMOIRE D'IMAGE COMPLETE 16 EST DIVISEE EN PLUSIEURS BLOCS. LES BITS D'ORDRE SUPERIEUR DE L'ADRESSE DE LA MEMOIRE D'IMAGE COMPLETE 16 CONSTITUENT UNE ADRESSE DE BLOC, ET LES BITS D'ORDRE INFERIEUR CONSTITUENT UNE ADRESSE INTERNE AU BLOC. L'ADRESSE DE BLOC EST DELIVREE A UN CONVERTISSEUR D'ADRESSE 20. CE DERNIER POSSEDE UNE MEMOIRE MORTE QUI EMMAGASINE DES CONFIGURATIONS DE CONVERSION PERMETTANT CHACUNE DE TRANSFORMER L'ADRESSE DU BLOC DU SIGNAL D'ADRESSE D'ECRITURE D'ENTREE EN UNE ADRESSE DE BLOC D'UNE ZONE DE BLOC COMPLETEMENT LUE DE FACON A EFFECTUER SIMULTANEMENT UN ACCES EN LECTURE ET EN ECRITURE MEME SI LA DIRECTION (ORDRE) DE LECTURE DES DONNEES DE LA MEMOIRE D'IMAGE COMPLETE 16 EST DIFFERENTE DE LA DIRECTION D'ECRITURE DE DONNEES. LE CONVERTISSEUR D'ADRESSE 20 DELIVRE L'ADRESSE DE BLOC D'ECRITURE A LA MEMOIRE D'IMAGE COMPLETE 16. EN RESULTAT, LES DONNEES PEUVENT ETRE ECRITES DANS UN BLOC COMPLETEMENT LU.</P>
申请公布号 FR2572835(A1) 申请公布日期 1986.05.09
申请号 FR19850013772 申请日期 1985.09.17
申请人 CASIO COMPUTER CO LTD 发明人 HIROKAZU HASEGAWA, HIDEKI KUDOH ET TAKASHI AOKI;KUDOH HIDEKI;AOKI TAKASHI
分类号 G06F3/12;G06F17/21;G06K15/00;G06K15/22;G06T1/60;G06T11/00;G09G5/36;H04N1/21;(IPC1-7):G11C8/00 主分类号 G06F3/12
代理机构 代理人
主权项
地址