发明名称 DOUBLE PLANARIZATION PROCESS FOR MULTILAYER METALLIZATION OF INT EGRATED CIRCUIT STRUCTURES.
摘要 Procédé pour rendre plane une structure de circuit intégré (30) par un procédé en deux étapes comportant: application sur une couche de métallisation (40, 42, 44) comportant une ou plusieurs ouvertures (46, 48) d'une couche d'isolation (50') suffisamment mince pour éviter la formation de criques dans la partie d'isolation appliquée dans les ouvertures de la couche de métallisation, lissage de la couche d'isolation par retrait des parties élevées de l'isolation par exemple par attaque par voie sèche de l'isolation, application d'une autre couche d'isolation (70) sur la première couche d'isolation et lissage de l'autre couche d'isolation par retrait des parties élevées par exemple par attaque par voie sèche; ainsi, la surface d'isolation lisse résultante sera essentiellement plane et exempte de criques. Dans un mode préférentiel de réalisation, un second matériau, par exemple un matériau de photoréserve (60, 80), est enduit sur la couche d'isolation avant l'étape de lissage, en particulier lors de l'utilisation d'un procédé d'attaque par voie sèche anisotrope, afin de garantir que seules les parties élevées de la couche d'isolation sont retirées lors de l'étape d'attaque.
申请公布号 EP0177571(A1) 申请公布日期 1986.04.16
申请号 EP19850901810 申请日期 1985.03.19
申请人 ADVANCED MICRO DEVICES, INC. 发明人 THOMAS, MAMMEN;KOYAMA, LINDA, J.
分类号 H01L21/302;H01L21/3065;H01L21/31;H01L21/3105;H01L21/3205;H01L21/768;H05K3/28;(IPC1-7):B44C1/22;C03C25/06;C03C15/00 主分类号 H01L21/302
代理机构 代理人
主权项
地址