| 摘要 |
En vue d'un fonctionnement synchrone parallèle entre deux microprocesseurs (1, 2), on prévoit un commutateur (4) commandé par un circuit logique (3), qui détecte les sorties d'horloge des microprocesseurs. S'il y a déviation du synchronisme, le circuit logique (3) envoie un signal au commutateur (4) qui interrompt alors le signal d'horloge arrivant à l'entrée d'horloge d'un microprocesseur (2) si bien qu'un synchronisme parallèle est obtenu par étapes. |
