METHOD OF FABRICATING VLSI CMOS DEVICES.

摘要

Afin d'obtenir des performances optimales, les tensions de seuil VTP et VTN des transistors à canaux p et n dans un dispositif CMOS devraient être les compléments respectifs l'une de l'autre. Dans des dispositifs à porte de polysilicium il est possible d'obtenir cela en régulant la fonction de travail porte-métal correspondante en utilisant du polysilicium p+ et n+ pour les portes respectives des transistors à canaux p et n. Toutefois, lorsque l'on utilise une structure de porte en siliciure de métal réfractaire sur du polysilicium dans un dispositif CMOS à très grande intégration dans lequel les portes d'une paire de transistors complémentaires adjacents sont reliées entre elles, on mesure une tension négative VTP anormalement élevée. L'invention est une séquence unique permettant d'obtenir des seuils de transistors à canaux p et n sensiblement complémentaires dans un dispositif CMOS à très grande intégration et à haute vitesse comprenant des portes en siliciure sur du polysilicium (56-58 et 52-54).