CURRENT LIMIT TECHNIQUE FOR MULTIPLE-EMITTER VERTICAL POWER TRANSISTOR.

摘要

Circuits (18, 20, 22, 24) permettant de limiter le courrant de sortie d'un transistor PNP à substrat de puissance (2...n) comprenant une pluralité d'émetteurs (p. ex. 260). Une résistance (8) est placée entre une partie de la pluralité d'émetteurs (p. ex. 8) et une source de tension d'alimentation. Lorsque le dispositif de puissance est mis sous tension, le courant traverse la résistance provoquant une chute de tension entre ses bornes. Cette chute de tension est contrôlée et lorsqu'elle atteint un certain niveau, un signal de commande est produit de manière à limiter finalement le courant conduit du transistor de puissance.