| 摘要 |
<p>La cellule mémoire comprend un bistable (2) formé de deux transistors MOS (T1, T2) à canal P, dits premier et second transistors, et de deux transistors MOS (T3 T4) à canal N, dits troisième et quatrième transistors, un cinquième (T5) et un sixième (T6) transistors MOS à canal N servant à commander le bistable (2), les différents transistors de la cellule étant reliés électriquement entre eux de façon que les lignes d'interconnexion (4, 6, 8, 42, 52, 54, 56, 58, 60, 62) servant à les connecter ne se croisent pas.</p> |
