发明名称 MULTIPLE FREQUENCY DIGITAL PHASE LOCKED LOOP.
摘要 Circuit de boucle d'asservissement de phase numérique (10) à fréquences multiples, utilisant un seul circuit (12) pour effectuer des réglages aussi bien de phase que de fréquence. La boucle d'asservissement de phase numérique à fréquences multiples effectue des réglages de phase en combinant ou en soustrayant sélectivement un signal d'horloge de référence (30) avec un signal d'horloge programmable dérivé, produisant ainsi un signal numérique composite de boucle d'asservissement de phase. La fréquence multiple permet des réglages de fréquence en ajoutant ou en soustrayant sélectivement des impulsions du signal d'horloge composite, à une cadence déterminée par un signal d'horloge programmable. La boucle d'asservissement de phase numérique à fréquence multiple peut être utilisée comme détecteur de tonalité par l'adjonction d'un détecteur d'asservissement (22), la boucle d'asservissement de phase pouvant être programmée pour une pluralité de fréquences de service connues.
申请公布号 EP0168426(A1) 申请公布日期 1986.01.22
申请号 EP19850900442 申请日期 1984.12.31
申请人 MOTOROLA, INC. 发明人 LEVINE, STEVEN, N.
分类号 H03K5/26;H03D13/00;H03K5/00;H03K5/22;H03K23/66;H03L7/00;H03L7/06;H03L7/085;H03L7/095;H03L7/099;H04L7/033 主分类号 H03K5/26
代理机构 代理人
主权项
地址