| 主权项 |
1.一种供用于积体电路之设计的整合设计环境,该 积体电路包含区块,该整合设计环境包含: 多数组电脑,该等电脑执行一组供包含格式之页的 显示之浏览器; 至少一组利用一组网路而连接到该等多数组电脑 之方法论伺服器,该方法论伺服器包含产生包含格 式之页的一组页产生器并且另外地包含反应于来 自使用包含格式之页的电脑的资讯呈递之程式;以 及 至少一组连接到该网路的计算伺服器,该计算伺服 器包含一组电子式设计自动化工具,该计算伺服器 反应于被驻留于该方法论伺服器之一组程式所产 生的要求而执行电子式设计自动化工具。2.如申 请专利范围第1项之整合设计环境,其中该等包含 格式之页包括适用于捕捉方法论之格式。3.如申 请专利范围第2项之整合设计环境,其中该等适用 于捕捉方法论之格式包括一步骤型式之一输入选 择。4.如申请专利范围第3项之整合设计环境,其中 步骤型式包含任一流程步骤、工作步骤、档案步 骤、次-方法论步骤、分支步骤、或资讯步骤。5. 如申请专利范围第1项之整合设计环境,其中该网 路是一组网内网路。6.如申请专利范围第1项之整 合设计环境,其中该网路是网际网路。7.如申请专 利范围第1项之整合设计环境,其中该方法论伺服 器和该等工作站包括使用一超文字传送协定而通 讯。8.如申请专利范围第4项之整合设计环境,其中 该等包含格式之页包括方法论执行页。9.如申请 专利范围第8项之整合设计环境,其中一所给予方 法论的步骤形成一组有向性图形。10.如申请专利 范围第9项之整合设计环境,其中一组资讯步骤是 由一组可被执行简短程式组成。11.如申请专利范 围第10项之整合设计环境,其中一组工作步骤包含 一组可被执行组态简短程式。12.一种用以设计使 用于积体电路设计之区块的方法,其包含: 捕捉一组设计方法论,该设计方法论具有步骤,该 步骤包含次方法论; 将该设计方法论附着至一组区块;并且 执行该设计方法论以设计一组区块。13.如申请专 利范围第12项之方法,其进一步地包含产生量具和 报告。14.如申请专利范围第12项之方法,其进一步 地包含产生用以产生半导体遮罩的资料。15.一种 设计区块的方法,该方法包含方法与一组区块的联 系,该方法包含: 决定在设计一区块中被使用的方法; 将被选择的方法输入至一资料库;并且 执行使用电脑之该等方法,该等电脑参考已输入至 该资料库之该等方法。16.一种用于设计积体电路 之网路为主方法,其包含: 记录包含资料管理、修订控制、资料存取性以及 逻辑性之一组设计方法论;并且 提供自动化文件处理和安排以允许多组个体或族 群的同时工程。17.一种用以设计使用于积体电路 中之区块的电脑系统,其包含: 一组储存包含步骤之方法论的方法论伺服器; 一组连接至该方法论伺服器之使用者系统,该使用 者系统选择供用于一组区块之方法;以及 一组连接至该方法论伺服器以及该使用者系统之 计算伺服器,该计算伺服器执行一组方法论的一组 步骤。18.如申请专利范围第2项之整合设计环境, 其中适合使用于捕捉方法论中之该等格式包含用 以达成可压缩档案步骤的装置以及用以选择在压 缩和解压缩时被使用之一组压缩引擎工具的选择 。19.如申请专利范围第12项之用以设计使用于积 体电路设计之区块的方法,其中该捕捉一组设计方 法的阶段包含: 决定哪些档案步骤是自动压缩和解压缩之候选者; 标记被决定用以压缩和解压缩的档案步骤;以及 自动压缩和解压缩关于该等已标记被决定的档案 步骤之档案。20.如申请专利范围第12项之用以设 计使用于积体电路设计之区块的方法,其中该执行 一组方法论以设计一组区块的步骤包含: 使用一组输入档案执行一组工作以产生一组输出 档案。21.如申请专利范围第20项之用以设计使用 于积体电路设计之区块的方法,其中该执行一组工 作的阶段包含: 将该输入档案解压缩; 使用该被解压缩输入档案执行该工作以产生该输 出档案; 压缩该输入档案;并且 压缩该输出档案。22.如申请专利范围第12项之用 以设计使用于积体电路设计之区块的方法,其中该 执行用以设计一组区块的方法论之阶段包含: 使用一组或更多组输入档案执行一组连锁工作以 产生一组或更多组输出档案。23.如申请专利范围 第22项之用以设计使用于积体电路设计之区块的 方法,其中该执行一组连锁工作的阶段包含: 将一组或更多组输入档案解压缩; 执行一组第一位准连锁工作;以及 压缩将不被使用以执行任何其他位准的连锁工作 之输入档案。24.如申请专利范围第23项之用以设 计使用于积体电路设计之区块的方法,其中该执行 一组连锁工作的阶段进一步地包含: 执行一组下一位准的连锁工作; 压缩将不在任何其他位准的连锁工作中之输入档 案;以及 重复执行一组下一位准的连锁工作并且压缩将不 被使用以执行任何其他位准的连锁工作之输入档 案的步骤直至一最后位准的连锁工作被轨行为止 。25.如申请专利范围第24项之用以设计使用于积 体电路设计之区块的方法,其中该执行一组连锁工 作的阶段进一步地包含: 压缩所有剩余将被压缩的输入档案;并且 压缩所有将被压缩的输出档案。26.如申请专利范 围第12项之用以设计使用于积体电路设计之区块 的方法,其进一步地包含: 产生多组档案以供轨行使用一包括导引该设计方 法论之资讯之XML档案。27.如申请专利范围第12项 之用以设计使用于积体电路设计之区块的方法,其 中该执行一组方法论以设计一组区块的阶段包含: 使用界面和流程控制工具报告问题。28.如申请专 利范围27项之用以设计使用于积体电路计之区块 的方法,其中报告问题包含: 产生一关于一步骤之问题报告;以及决定联结该步 骤之档案之新线路。29.如申请专利范围第28项之 用以设计使用于积体电路设计之区块的方法,其中 该报告问题进一步地包含: 捆紮被选择之输入和输出档案并且将他们压缩为 一组档案。30.如申请专利范围第29项之用以设计 使用于积体电路设计之区块的方法,其中该报告问 题的步骤进一步地包含: 将被压缩档案储存在一组区域伺服器中。31.如申 请专利范围第29项之用以设计使用于积体电路设 计之区块的方法,其中报告问题进一步地包含: 将被压缩档案附着至问题报告并且将被压缩档案 与问题报告一起传送。32.如申请专利范围第1项的 整合设计环境,其中反应于来自电脑之资讯呈递的 程式被使用以产生包含一组被捕捉方法论的档案 。33.如申请专利范围第1项之整合设计环境,其中 该驻留于方法论伺服器的程式包含用以要求电子 式设计自动化工具之执行的一组CGI程式。34.如申 请专利范围第12项之用以设计使用于积体电路设 计之区块的方法,其进一步地包含测试资料的产生 。35.一种用于设计积体电路的设计装置,该等积体 电路具有至少一区块,该设计装置包含: 一组包含用以显示网页之浏览器的电脑; 一组利用网路连接到电脑之伺服器,其包含一用以 储存设计方法论之记忆体,及依据该设计方法论产 生网页的网页产生器,以及反应于来自显示该等网 页之电脑输入之程式。36.一种制造物件,其包含具 有电脑可使用程式指令码之一组电脑可读取媒体, 该程式指令码在执行时,会导致一组电脑进行下列 步骤: 捕捉一组设计方法论; 附着该设计方法论一组区块;并且 执行用以设计一组区块之该设计方法论。37.如申 请专利范围第20项之用以设计使用于积体电路设 计之区块的方法,其中执行一工作包含: 解压缩数个输入档案; 执行使用已解压缩之档案用以产生数个输出档案 之该工作; 压缩该等已解压缩之数个输入档案;以及 压缩该等数个输出档案。38.如申请专利范围第37 项之用以设计使用于积体电路设计之区块的方法, 其中更包含: 决定数个于超多个输入档案之外而需要解压缩之 输入档案;以及 决定数个于超多个输出档案之外而适合用以解压 缩之输出档案。图式简单说明: 第1图是展示配置于积体电路基片上之积体电路区 块的表示图; 第2图是网路结构之实施例的展示图。 第3图是展示远处置放工作站,设计设备以及硬体 互连之互连方块图; 第4图是主要的设计伺服器图形; 第5图是展示在第2图中工作站、网路伺服器、以 及计算伺服器之间的通讯; 第6图是展示依据本发明在一组EDA工具以及一组应 用之间的通讯,其包含具有共同的软体界面之实施 例的四组实施例; 第7图进一步地展示使用共同的软体界面伺服器之 工具间通讯; 第8图展示本发明之实施例的程序流程图; 第9图是依据本发明之一组论点设计一组积体电路 的程序之流程图; 第10图展示捕捉方法之程序的流程图; 第11图展示可用工具之范例的屏幕; 第12图是展示藉由使用界面以及流程控制工具而 执行方法以设计一组区块之程序的方块图; 第13图是使用XML为方法论捕捉程式之程序的流程 图; 第14图是选择将与自动压缩以及解压缩相关的档 案步骤之程序的流程图; 第15图是编辑一组可能已经被压缩之档案的程序 流程图; 第16图是执行一组将包含,例如,开始程式之工作的 程序流程图; 第17图是以自动压缩以及解压缩执行一组连锁工 作之程序的流程图; 第18图是展示用以产生区块或晶片之主网页的程 序之实施例流程图,其包含准备方法论执行之区块 的动作; 第19图展示晶片之主网页; 第20图展示区块之主网页; 第21图展示可用的程序之样本页; 第22图展示用以执行方法论之程序的流程图; 第23图展示对于具有多重步骤之方法论的样本设 计流程图; 第24图展示一组可编辑之档案步骤; 第25图展示在一跳出视窗中档案内容之检验; 第26图展示一组被使用于报告进行设计程序中遭 遇的问题之屏幕的实施例; 第27图展示一组问题报告程序之流程图的实施例; 第28图展示一组被使用于电源规划图之屏幕的实 施例; 第29图展示一组依据本发明之论点的网路结构之 实施例; 第30图是工作步骤执行之范例的流程图。 |
