INTERRUPT BUS STRUCTURE.

摘要

Dans un système de processeurs possédant un processeur central et un processeur de support secondaire monté sur un panneau arrière, un bus d'interruption périphérique séparé est prévu pour chaque processeur de support secondaire afin de donner l'entière capacité de priorité d'interruption aux dispositifs périphériques connectés aux processeurs de support. Les processeurs de support (110, 120) et certains des circuits (102, 104) d'interface périphériques du système sont reliés au processeur central (101) du système via un bus d'interruption primaire (105) et d'autres circuits (112, 114) d'interface périphériques sont reliés à leurs processeurs secondaires associés (110, 120) via des bus d'interruption séparés (115, 125) tous situés sur le même panneau arrière. Le panneau arrière est divisé en une section supérieure et en une section inférieure; le bus d'interruption primaire et les broches terminales de demande et de reconnaissance d'interruption pour tous les panneaux de circuit se trouvent dans la section inférieure. Les panneaux de processeurs secondaires et les panneaux de circuit d'interface servis par le processeur central ont des broches terminales de demande et de reconnaissance d'interruption connectées au bus d'interruption primaire de la section inférieure. Les broches terminales de demande et de reconnaissance d'interruption pour chaque circuit d'interface périphérique servi par un processeur secondaire sont connectées au processeur secondaire associé via un bus d'interruption secondaire formé dans la section supérieure du panneau arrière et des conducteurs s'étendant entre les sections.