| 主权项 |
1.一种在积体电路制造期间填充间隙的方法,该方法包括:于具有侧壁的间隙之基材上沉积一种可氧化层;沉积一填隙氧化物于该基材及于该可氧化层;及使用含氧气体将所得结构退火,使得该可氧化层被氧化。2.根据申请专利范围第1项的方法,其中选择该可氧化层的厚度,使得其在氧化其间的增量对应于在退火步骤期间该沟渠填充氧化物的估计收缩。3.根据申请专利范围第2项的方法,其中该可氧化层系包括一半导体层。4.根据申请专利范围第3项的方法,其中该半导体层系包括矽层,及其中在该退火步骤期间氧化该矽层以形成矽氧化物。5.根据申请专利范围第4项的方法,其中该矽层包括一无定形矽层。6.根据申请专利范围第5项的方法,进一步包括在沉积该无定形矽层之前,于该基材沉积氧化物内衬层。7.根据申请专利范围第6项的方法,其中蚀刻该氧化物内衬层,使得剩余内衬层于相邻该间隙底部较相邻该间隙顶部为厚。8.根据申请专利范围第7项的方法,其中该氧化物内衬层截面约略为V-形状。9.根据申请专利范围第8项的方法,其中使用含原矽酸四乙酯或四乙氧基矽烷的制程气体沉积该氧化物内衬层及/或该填隙氧化物。10.根据申请专利范围第9项的方法,其中使用LPTEOS-方法沉积该氧化物内衬层及/或该填隙氧化物。11.根据申请专利范围第10项的方法,其中该退火步骤是在蒸气环境下进行。12.根据申请专利范围第1项的方法,进一步包括在沉积该可氧化层之前于该基材上沉积氧化物内衬层。13.根据申请专利范围第12项的方法,其中蚀刻该氧化物内衬层,使得该剩余内衬层的厚度于相邻该间隙底部较相邻该间隙顶部为大。14.根据申请专利范围第13项的方法,其中该氧化物内衬层截面约略为V-形状。15.根据申请专利范围第14项的方法,其中系使用含原矽酸四乙酯或四乙氧基矽烷的制程气体沉积该氧化物内衬层及/或该填隙氧化物。16.根据申请专利范围第15项的方法,其中该退火步骤是在蒸气环境下进行。17.根据申请专利范围第1项的方法,其中该退火步骤系在蒸气环境下进行。18.根据申请专利范围第1项的方法,其中该间隙是形成为沟渠。19.根据申请专利范围第18项的方法,其中该间隙包括于矽基材中所形成的隔离沟渠。20.根据申请专利范围第1项的方法,其中该基材包括复数间隙,且其中沉积可氧化层包括于各该间隙上沉积可氧化层及其中沉积填隙氧化物包括填充各该间隙。图式简单说明:第1至7图说明根据本发明隔离方法的实例。 |
