| 主权项 |
1.一种ODT模式转换电路,其包含:一时脉致能控制单元,用于接收一预充电信号,其为在一半导体记忆元件中存取的排组之呈现(presence)的资讯,且用于侦测半导体记忆元件是否退出一预充电电源关闭模式或一启动电源关闭模式,并且用于输出一模式分类信号,该模式分类信号系依靠预充电电源关闭退出与启动电源关闭退出而具有不同的逻辑准位;一ODT控制单元,其根据模式分类信号而被组态成为在电源关闭模式或动作/待机模式中运作;以及一RTT形成单元,用于根据一RTT形成控制信号形成一RTT,该RTT形成控制信号系从ODT控制单元被输出。2.如申请专利范围第1项之ODT模式转换电路,其中,该时脉致能控制单元接收一时脉致能内部信号、预充电信号、被缓冲的时脉信号与一重置信号且输出模式分类信号,该时脉致能内部信号为一半导体记忆元件之一内部信号,其系具有从外部电路输入的时脉致能信号上的资讯,该被缓冲的时脉信号为一被缓冲的外部信号,该重置信号为一起始时脉致能控制单元的信号。3.如申请专利范围第1项之ODT模式转换电路,其中,该时脉致能控制单元包括:一电源关闭退出侦测器,用于接收一时脉致能内部信号与该预充电信号,并且输出一预充电电源关闭信号或一启动电源关闭退出信号,该时脉致能内部信号为一半导体之内部信号,该信号系具有从一外部电路输入的时脉致能信号上的一资讯;一时脉计数器,用于藉由使用一重置信号与一被缓冲的时脉信号来延迟该预充电电源关闭退出信号一段预定的时间,并且输出一经延迟的预充电电源关闭退出信号,该重置信号为一初始化该时脉计数器的信号,该经缓冲的时脉信号为一经缓冲的外部时脉信号;以及一模式分类信号产生器,用于逻辑地结合该经延迟的预充电电源关闭退出信号与启动电源关闭退出信号并且输出该模式分类信号。4.如申请专利范围第3项之ODT模式转换电路,其中,该电源关闭退出侦测器包括:一时脉致能侦测单元,用于接收该时脉致能内部信号并且检查一时脉致能信号之侦测;以及一解码单元,用于接收该时脉致能侦测单元之输出与预充电信号,且输出该预充电电源关闭退出信号与该启动电源关闭退出信号。5.如申请专利范围第4项之ODT模式转换电路,其中,该时脉致能侦测单元包括:一延迟单元用于延迟该时脉致能内部信号一段预定的时间;一第一反相器用于反相该延迟单元之输出;一第一NAND闸,其被组态为接收该时脉致能内部信号与该反相器之一输出;以及一第二反相器用于反相该NAND闸之输出。6.如申请专利范围第5项之ODT模式转换电路,其中,该解码单元包括:一第二NAND闸,其被组态为接收该时脉致能侦测单元之输出与该预充电信号;一第三反相器用于反相该第二NAND闸之输出,以输出该预充电电源关闭退出信号;一第四反相器,用于反相该预充电信号;一第三NAND闸,其被组态为接收该时脉致能侦测单元之输出,以及该第四反相器之输出;以及一第五反相器用于反相该第三NAND闸之输出,以输出该启动电源关闭退出信号。7.如申请专利范围第3项之ODT模式转换电路,其中,该时脉计数器包含:一闩锁单元,用于接收该预充电电源关闭退出信号、该重置信号与一从正反器单元反馈的回馈信号,并且输出一经闩锁的电源关闭退出信号;以及一正反器单元,用于以一个预定的时脉周期移位该经闩锁的电源关闭退出信号,并且输出经移位的电源关闭退出信号。8.如申请专利范围第7项之ODT模式转换电路,其中,该闩锁单元包括:一第一NAND闸,其被组态为接收该反馈信号与该经缓冲的时脉信号;一第一PMOS电晶体,其被该第一NAND闸之输出所控制,该第一PMOS电晶体具有连接到一电源供应电压的端点;一第二PMOS电晶体与一NMOS电晶体,其串联连接于第一PMOS电晶体与一地电压之间,该第二PMOS电晶体与该NMOS电晶体受到该预充电电源关闭退出信号所控制;一第一反相器,其被组态为接收介于第二PMOS电晶体与NMOS电晶体之间的共同节点之一信号;以及一第二NAND闸,用于接收该第一反相器之输出与该重置信号,并且输出该经NAND之信号到该共同节点。9.如申请专利范围第8项之ODT模式转换电路,其中,该正反器单元包括:一第一传输闸用于传输该闩锁单元之输出,以回应该缓冲的时脉信号;一第三NAND闸,其被组态为接收该第一传输闸之一输出与该重置信号;一第二反相器用于反相该第三NAND闸之输出,以输出该经反相的信号到该传输闸之输出节点;以及一第三反相器用于反相该第三NAND闸之输出,该第三反相器之输出为该反馈信号。10.如申请专利范围第3项之ODT模式转换电路,其中,该模式分类信号产生器包含:一NOR闸,其被组态为接收该经延迟的预充电电源关闭退出信号与该启动电源关闭退出信号;一第一NAND闸,其被组态为接收该NOR闸之输出;一第二NAND闸,其被组态为接收该时脉致能内部信号与该第一NAND闸之输出,该第二NAND闸之输出被输入到该第一NAND闸;以及一反相器用于反相该第二NAND闸之输出。11.如申请专利范围第3项之ODT模式转换电路,其中,该ODT控制单元包括:一ODT控制信号产生器,用于接收一ODT控制时脉信号、从DLL电路输出的上升与下降时脉信号,与该模式分类信号并且产生一被使用在ODT控制信号产生器的控制信号;以及一RTT形成控制信号输出单元,用于延迟ODT比较信号一段预定的时间,以回应ODT控制信号产生器并且产生一RTT形成控制信号。12.如申请专利范围第11项之ODT模式转换电路,其中,该ODT控制信号产生器包括:一第一控制信号产生单元,用于接收该ODT控制时脉信号并且输出一第一延迟时脉信号与一第一延迟时脉反相(bar)信号,该第一延迟时脉信号系为藉由延迟该ODT控制信号一段预定的时间而提供的信号;一第二ODT控制信号产生单元,用于接收该上升时脉信号与该模式分类信号,并且输出一经延迟的上升时脉信号与一经延迟的上升时脉反相(bar)信号;以及一第三ODT控制信号产生单元,用于接收该下降时脉信号与该模式分类信号,并且输出一经延迟的下降时脉信号与一经延迟的下降时脉反相(bar)信号。13.如申请专利范围第12项之ODT模式转换电路,其中,该RTT形成控制信号输出单元包含:一第一闩锁单元,用于闩锁该ODT比较信号,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号;一第二闩锁单元,用于反相该第一闩锁单元之输出相位,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号:一第三闩锁单元,用于反相该第二闩锁单元之输出相位,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号:一第四闩锁单元,用于反相该第三闩锁单元之输出相位,以回应该延迟下降时脉信号与该延迟下降时脉反相(bar)信号;一第五闩锁单元,用于反相该第四闩锁单元之输出相位,以回应该延迟上升时脉信号与该延迟上升时脉反相(bar)信号:一第六闩锁单元,用于反相该第五闩锁单元之输出相位,以回应该延迟下降时脉信号与该延迟下降时脉反相(bar)信号;以及一NAND闸,被组态为接收该第五闩锁单元之输出与一第六闩锁单元之反相的输出。14.如申请专利范围第12项之ODT模式转换电路,其中,该第一ODT控制信号产生单元包括:一传输闸用于传输该ODT控制时脉信号,以回应一地电压与一电源供应电压;一第一反相器用于反相该传输闸之输出;以及第二与第三反相器,其被串接以延迟该ODT控制时脉信号。15.如申请专利范围第12项之ODT模式转换电路,其中,该第二ODT控制信号产生单元包括:一第一反相器,用于反相该上升时脉信号;一NAND闸,其被组态为接收该第一反相器之一输出与该模式分类信号;一传输闸用于传输该NAND闸之输出,以回应一地电压与一电源供应电压;一第二反相器用于反相该传输闸之输出;以及第三与第四反相器,其被串接以延迟该NAND闸之输出。16.如申请专利范围第12项之ODT模式转换电路,其中,该第三ODT控制信号产生单元包括:一第一反相器,用于反相该下降时脉信号;一NAND闸,其被组态为接收该第一反相器之一输出与该模式分类信号;一传输闸用于传输该NAND闸之输出,以回应一地电压与一电源供应电压;一第二反相器用于反相该传输闸之输出;以及第三与第四反相器,其被串接以延迟该NAND闸之输出。17.如申请专利范围第13项之ODT模式转换电路,其中,该第一闩锁单元包括:一传输闸,用于传输该ODT比较信号,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号;以及第一与第二反相器,其背对背(back-to-back)连接,以闩锁该传输闸之输出。18.一种用于半导体记忆元件之ODT模式转换电路,其包含:一时脉致能缓冲单元,用于缓冲一时脉致能信号并且输出一经缓冲的时脉致能信号;一时脉缓冲单元,用于接收一外部时脉信号并且输出一ODT控制时脉信号;一ODT缓冲单元,用于比较一ODT信号与一参考电压,并且输出一ODT比较信号;一DLL电路用于输出一上升时脉信号与一下降时脉信号,以回应外部时脉信号;一时脉致能控制单元,用于接收一预充电信号,其系在一半导体记忆元件中存取的排组之呈现(presence)的资讯,且用于侦测半导体记忆元件是否退出一预充电电源关闭模式或一启动电源关闭模式,并且用于输出一模式分类信号,该模式分类信号系依照预充电电源关闭退出与启动电源关闭退出而具有不同的逻辑准位;一ODT控制单元,用于接收该模式分类信号、该ODT控制信号、一重置信号、该上升时脉信号与该下降时脉信号,并且输出一RTT形成控制信号、该重置信号为一起始该ODT控制单元的信号;以及一RTT形成单元,用于启动/关闭一RTT,以回应RTT形成控制信号。19.如申请专利范围第18项之ODT模式转换电路,其中,该时脉致能控制单元包括:一电源关闭退出侦测器,用于接收一时脉致能内部信号与该预充电信号,并且输出一预充电电源关闭信号或一启动电源关闭退出信号,该时脉致能内部信号为一半导体之内部信号,其具有从一外部电路输入的时脉致能信号上的一资讯;一时脉计数器,用于藉由使用一重置信号与一被缓冲的时脉信号来延迟该预充电电源关闭退出信号一段预定的时间,并且输出一经延迟的预充电电源关闭退出信号,该重置信号为一初始化该时脉计数器的信号,该经缓冲的时脉信号为一经缓冲的外部时脉信号;以及一模式分类信号产生器,用于逻辑地结合该经延迟的预充电电源关闭退出信号与启动电源关闭退出信号并且输出该模式分类信号。20.如申请专利范围第19项之ODT模式转换电路,其中,该电源关闭退出侦测器包括:一时脉致能侦测单元,用于接收该时脉致能内部信号并且检查一时脉致能信号之侦测;以及一解码单元,用于接收该时脉致能侦测单元之输出与预充电信号,且输出该预充电电源关闭退出信号与该启动电源关闭退出信号。21.如申请专利范围第19项之ODT模式转换电路,其中,该时脉计数器包含:一闩锁单元,用于接收该预充电电源关闭退出信号、该重置信号与一从正反器单元反馈的回馈信号,并且输出一经闩锁的电源关闭退出信号;以及一正反器单元,用于以一段预定的时脉周期移位该经闩锁的电源关闭退出信号,并且输出经移位的电源关闭退出信号。22.如申请专利范围第19项之ODT模式转换电路,其中,该ODT控制单元包括:一ODT控制信号产生器,用于接收一ODT控制时脉信号、从DLL电路输出的上升于下降时脉信号,与该模式分类信号并且产生一被使用在ODT控制信号产生器的控制信号;以及一RTT形成控制信号输出单元,用于延迟ODT比较信号一段预定的时间,以回应ODT控制信号产生器并且产生一RTT形成控制信号。23.如申请专利范围第22项之ODT模式转换电路,其中,该ODT控制信号产生器包括:一第一ODT控制信号产生单元,用于接收该ODT控制时脉信号并且输出一第一延迟时脉信号与一第一延迟时脉反相(bar)信号,该第一延迟时脉信号系为藉由延迟该ODT控制信号一段预定的时间而提供的信号;一第二ODT控制信号产生单元,用于接收该上升时脉信号与该模式分类信号,并且输出一经延迟的上升时脉信号与一经延迟的上升时脉反相(bar)信号;以及一第三ODT控制信号产生单元,用于接收该下降时脉信号与该模式分类信号,并且输出一经延迟的下降时脉信号与一经延迟的下降时脉反相(bar)信号。24.如申请专利范围第23项之ODT模式转换电路,其中,该RTT形成控制信号输出单元包含:一第一闩锁单元,用于闩锁该ODT比较信号,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号;一第二闩锁单元,用于反相该第一闩锁单元之输出相位,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号:一第三闩锁单元,用于反相该第二闩锁单元之输出相位,以回应该第一延迟时脉信号与该第一延迟时脉反相(bar)信号;一第四闩锁单元,用于反相该第三闩锁单元之输出相位,以回应该延迟下降时脉信号与该延迟下降时脉反相(bar)信号;一第五闩锁单元,用于反相该第四闩锁单元之输出相位,以回应该延迟上升时脉信号与该延迟上升时脉反相(bar)信号:一第六闩锁单元,用于反相该第五闩锁单元之输出相位,以回应该延迟下降时脉信号与该延迟下降时脉反相(bar)信号;以及一NAND闸,被组态为接收该第五闩锁单元之输出与一第六闩锁单元之反相的输出。25.一种ODT模式转换方法,其包含下列步骤:a)接收一预充电信号以侦测半导体记忆元件是否退出一预充电电源关闭模式或者是一启动电源关闭模式,并且输出一模式分类信号,该模式分类信号具有相依于预充电电源关闭退出与启动电源关闭退出的不同的逻辑准位;b)在操作系根据模式分类信号而在电源关闭模式或动作/待机模式时,输出一RTT形成控制信号;并且c)根据RTT形成控制信号形成一RTT。26.如申请专利范围第25项之ODT模式转换方法,其中,该步骤a)包括以下步骤:d)接收一时脉致能内部信号与该预充电信号,并且输出一预充电电源关闭退出信号或一启动电源关闭退出信号,该时脉致能内部信号为一半导体之内部信号,其具有从一外部电路输入的时脉致能信号上的一资讯;e)使用一重置信号与一被缓冲的时脉信号来延迟该预充电电源关闭退出信号一段预定的时间,并且输出一经延迟的预充电电源关闭退出信号,该重置信号为一初始化该时脉计数器的信号,该经缓冲的时脉信号为一经缓冲的外部时脉信号;并且f)逻辑地结合该经延迟的预充电电源关闭退出信号与启动电源关闭退出信号并且输出该模式分类信号。27.如申请专利范围第26项之ODT模式转换方法,其中,该步骤d)包括以下步骤:g)接收该时脉致能内部信号并且检查一时脉致能信号之一侦测;并且h)接收步骤g)之一输出信号与预充电信号,并且输出该预充电电源关闭退出信号与该启动电源关闭退出信号。28.如申请专利范围第26项之ODT模式转换方法,其中,该步骤b)包括以下步骤:g)接收一ODT控制时脉信号、从DLL电路输出的上升与下降时脉信号,与该模式分类信号并且产生一被使用在ODT控制信号产生器的控制信号;并且h)延迟一ODT比较信号一段预定的时间,以回应该步骤g)之输出并且产生一RTT形成控制信号。图式简单说明:第1图为一根据习知技术之在动作/待机模式中的ODT时序图;第2图为一根据习知技术之在电源关闭模式中的ODT时序图;第3图为一根据习知技艺之ODT运作之方块图;第4图为在第3图中的DLL时脉缓冲器的电路图;第5图为在第3图中的DLL时脉产生器的电路图;第6图为第3图中的ODT控制单元之电路图;第7图为第3图中的RTT形成单元之电路图;第8图为根据本发明之在动作/待命模式与电源关闭模式的ODT控制单元之时序图;第9图为一时序图,说明在根据习知技艺之预充电电源关闭退出之后,一ODT开启操作;第10图为一时序图,显示在预充电电源关闭模式根据习知技术退出后,当DLL时脉第一次在td2(>td1)出现时的情形;第11图为一根据本发明之ODT模式转换电路之一方块图;第12图为根据本发明之第11图图中的CKE控制单元之一方块图;第13图为根据本发明之第12图图中的电源关闭退出侦测器之一电路图;第14图为根据本发明之一实施例的第13图中的电源关闭退出侦测器之一电路图;第15图为根据本发明之一实施例的第12图中的时脉计数器之一方块图;第16图为根据本发明之一实施例的第12图中的时脉计数器之一电路图;第17图为根据本发明之一实施例的第12图中的CKEODT产生器之一电路图;第18图为根据本发明之CKE控制单元之一时序图;第19图为一半导体记忆元件之一方块图,在其中系应用本发明之ODT模式转换技术;第20图为第19图中所显示的电路之第一时序图;并且第21图为第19图中所显示的电路之第二时序图。 |
