| 发明名称 | 半导体存储单元和半导体存储装置 | ||
| 摘要 | 本发明具有包含第1绝缘层，电荷积蓄层和第2绝缘层三层的栅极绝缘膜，和在这个栅极绝缘膜上形成的栅极，包含可以电写入/擦除信息的存储单元，电荷积蓄层由硅氮化膜或硅氧氮化膜构成，第1绝缘层和第2绝缘层分别由硅氧化膜或有比上述电荷积蓄层多的氧组成的硅氧化膜构成，第2绝缘层的厚度比5(nm)大，栅极由包含p型杂质的p型半导体构成。 | ||
| 申请公布号 | CN100334734C | 申请公布日期 | 2007.08.29 |
| 申请号 | CN02132217.1 | 申请日期 | 2002.08.30 |
| 申请人 | 株式会社东芝 | 发明人 | 野口充宏;合田晃;齋田繁彦;田中正幸 |
| 分类号 | H01L27/10(2006.01);H01L27/115(2006.01);G11C11/34(2006.01);G11C17/00(2006.01) | 主分类号 | H01L27/10(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
| 主权项 | 1.一种可以电写入/擦除信息的半导体存储单元，包括栅极绝缘膜和控制电极；所述栅极绝缘膜为包含第1绝缘层、电荷积蓄层和第2绝缘层的三层层积构造，上述电荷积蓄层由硅氮化膜或硅氧氮化膜构成，上述第1绝缘层和第2绝缘层分别由硅氧化膜或氧组成比上述电荷积蓄层多的硅氧氮化膜构成，上述第2绝缘层的厚度大于5nm；和所述控制电极形成在上述栅极绝缘膜上，由包含p型杂质的p型半导体构成，其中，上述控制电极的上述p型杂质的密度大于2×1019cm-3，小于1×1020cm-3。 | ||
| 地址 | 日本东京都 | ||