| 主权项 |
1.一种显示面板,包括: 一扫描驱动器,根据一驱动频率提供一扫描信号; 一电路控制器,当该驱动频率等于一第一预设频率 时,则输出该扫描信号以及一第一控制信号,当该 驱动频率等于一第二预设频率时,则输出该扫描信 号、该第一控制信号以及一第二控制信号; 一资料驱动器,提供一资料信号; 一显示单元,具有一电晶体以及一主要储存电容, 该电晶体根据该扫描信号,将该资料信号储存于该 主要储存电容; 一第一电容供给装置,具有一第一开关元件以及一 第一次要储存电容器,该第一开关元件根据该第一 控制信号,将该资料信号储存于该第一次要储存电 容器;以及 一第二电容供给装置,具有一第二开关元件以及一 第二次要储存电容器,该第二开关元件根据该第二 控制信号,将该资料信号储存于该第二次要储存电 容器; 其中该第一预设频率大于该第二预设频率,并且该 第一及第二控制信号均等于该扫描信号。 2.如申请专利范围第1项所述之显示面板,其中该第 一次要储存电容器串联该第一开关元件,该第二次 要储存电容器串联该第二开关元件。 3.如申请专利范围第2项所述之显示面板,其中该第 一及第二开关元件均为电晶体。 4.如申请专利范围第1项所述之显示面板,其中当该 驱动频率等于一第三预设频率时,则该电路控制器 仅输出该扫描信号。 5.如申请专利范围第4项所述之显示面板,其中该第 三预设频率大于该第一预设频率。 图式简单说明: 第1图系显示习知之面板配置示意图。 第2图系显示第1图所示之单一画素101a之示意图。 第3a图系显示第2图所示之VDC1与VLC1于一般频率下 之时脉关系图。 第3b图系显示第2图所示之VDC1与VLC1于较低频率下 之时脉关系图。 第4图系显示本发明之面板配置示意图。 第5a图系显示第4图所示之具有多重储存电容之画 素401a之结构。 第5b图系显示本发明之画素结构之一实施例。 第6a图系显示第5b图所示之VDC2与VLC2于一般频率下 之时脉关系图。 第6b图系显示第5b图所示之VDC2与VLC2于较低频率下 之时脉关系图。 第7a图系显示第5b图所示之储存电容CST-21与储存电 容CST-22断路示意图。 第7b图系显示第5b图所示之储存电容CST-21与储存电 容CST-22并联示意图。 |
