| 主权项 |
1.一种用来更新状态暂存器的管线式微处理器逻 辑电路的系统,包括: 一储存单元,用来储存复数个指令; 一暂存器档,包含复数个与状态有关的暂存器; 一读取单元,用来从该储存单元读取一指令,并且 与该暂存器档沟通;以及 一解码单元,用来解码来自该读取单元的该指令, 其中,该解码单元配置一状态变化暂存器,用来辨 识造成一系统状态变化的一状态指令,当侦测到该 状态指令时,该解码单元会指派复数个额外时间周 期给该状态指令以延迟该状态指令的完成一预定 的时间,该解码单元根据该系统状态自该些暂存器 其中之一读取资讯。 2.如申请专利范围第1项所述之系统,其中该系统更 包括一执行单元,用以执行该状态指令,并根据该 状态指令,传送复数个讯号,以改变该系统状态。 3.一种用来更新状态暂存器的管线式微处理器逻 辑电路的方法,包括: 在一指令读取单元读取一状态指令以及该状态指 令的下一指令,其中该指令读取单元为一微处理器 的系统管线的一部分; 在一解码单元处,接收该状态指令与该下一指令, 其中该解码单元耦接于该指令读取单元,而且该解 码单元为该系统管线的另一部分;以及 解码自该指令读取单元所接收的该状态指令,并根 据一系统状态解码该下一指令,其中当该解码单元 配置的一状态变化暂存器侦测到该状态指令时,该 解码单元指派复数个额外时间周期给该下一指令 以延迟该下一指令的解码,使执行该状态指令所产 生之一状态变化可以通过该系统管线传送。 4.如申请专利范围第3项所述之方法,其中指派复数 个额外时间周期的该步骤更加包括判定该些额外 时间周期是否需要,以让该状态变化可以通过该系 统管线传送。 5.如申请专利范围第3项所述之方法,在指派复数个 额外时间周期的该步骤之后,以及延迟该下一指令 的解码的该步骤之前,更加包括根据该状态指令, 传送复数个讯号,以改变一系统状态。 6.如申请专利范围第3项所述之方法,更包括延迟该 下一指令的解码,直到该些额外时间周期结束为止 。 7.如申请专利范围第6项所述之方法,其中延迟该下 一指令的解码直到该些额外时间周期结束为止的 该步骤包括当目前动作完成时,通知一系统等待新 动作的开始。 8.如申请专利范围第3项所述之方法,更包括将该状 态指令往前送到该系统管线的一执行单元以执行 该状态指令。 图式简单说明: 第1图绘示一个使用管线式处理的习知的微处理器 的方块图。 第2图绘示一个根据本发明实现状态暂存器更新逻 辑电路最佳化系统的一个微处理器的方块图。 第3图绘示一个流程图,用来说明根据本发明实现 状态暂存器更新逻辑电路最佳化的程序。 第4图绘示一个流程图,用来说明另一个实现状态 暂存器更新逻辑电路最佳化的程序。 |
