| 摘要 |
Задающее устройство, содержащее формирователь заданных кодов, первый и второй регистры и сумматор, при этом вход первого регистра D подключен к выходу формирователя заданных кодов, а выход Q подключен ко входу D второго регистра, отличающееся тем, что введены формирователь модуля разности, третий регистр, L D-триггеров и логические схемы И и НЕ, при этом выход третьего регистра Q подключен к первому входу данных сумматора, выход которого является выходом устройства и подключен ко входу данных D третьего регистра, выходы Q первого и второго регистров подключены соответственно к первому и второму входам данных формирователя модуля разности, выход данных которого Q подключен ко второму входу данных сумматора, а выход «больше» формирователя модуля разности подключен ко входу управления суммированием-вычитанием сумматора, вход тактовой частоты задающего устройства подключен ко входам С 1-го, 2-го, L-го D-триггеров и ко входу логической схемы НЕ, выход логической схемы НЕ соединен с C входом третьего регистра и первым входом логической схемы И, выход логической схемы И подключен к С входам первого и второго регистров, инверсный выход NQ первого D-триггера подключен ко второму входу логической схемы И, а прямой выход PQ - к D входу 2-го D-триггера, прямой выход PQ которого подключен к D входу L-го D-триггера, инверсный выход NQ L-го D триггера подключен к D входу первого D-триггера и третьему входу логической схемы И, при этом R входы первого, второго и третьего регистров подключены ко входу начального сброса, где L - целое число, равное или больше 2. |
