Semiconductor memory cell having an electrically floating memory gate.

摘要

Es wird eine Halbleiterspeicherzelle mit einer Source-Drain-Reihenschaltung mehrerer Speichertransistoren, welche potentialmäßig schwebende Speichergates aufweisen und vom Verarmungstyp sind, mit einem Auswahltransistor (Tas) zwischen einer ersten Bitleitung (X) und einer zweiten Bitleitung (Y) angegeben. Die Speicherzelle bleibt solange programmierbar, wie einer der in Serie liegenden Speichertransistoren noch ein fehlerfreies Injektoroxid aufweist, während die Speichertransistoren mit einem durch einen Durchschlag beschädigten Injektoroxid zwar unprogrammierbar werden, jedoch die Programmierbarkeit der Halbleiterspeicherzelle nicht beeinträchtigen.