Phase comparator with linearised operation and phase-locked loop comprising such a phase comparator.

摘要

Comparateur de phase recevant un signal d'entrée et un signal à comparer à ce signal d'entrée et comprenant un étage auxiliaire (200) dit de réduction de dynamique composé d'une part de moyens (210,240) de réduction d'une valeur déterminée de la différence de phase entre les deux entrées du comparateur et d'autre part de moyens (220) de restitution de ladite valeur en sortie du comparateur par l'intermédiaire de moyens (230) de retardement de l'information exprimant cette valeur.