A SCANNABLE ASYNCHRONOUS/SYNCHRONOUS CMOS LATCH.

摘要

Circuit de bascule CMOS asynchrone/synchrone balayable comprenant un premier (15), un deuxième (16) et un troisième (17) éléments de bascule, une section de bascule asynchrone (9) et une section de commande d'horloge (29). Lorsqu'il est utilisé comme bascule synchrone, le premier élément de bascule (15) sert de partie principale et le deuxième élément (16) sert de partie asservie dans une bascule à asservissement. Le circuit de commande d'horloge (29) permet aux signaux d'horloge de commander le fonctionnement synchrone de la bascule à asservissement. Lorsqu'il est utilisé comme bascule asynchrone, le circuit de commande d'horloge invalide l'horloge. La sortie de la section de la bascule asynchrone est reliée à l'entrée (D) du premier élément de bascule. Un signal asynchrone apparaissant à l'une des entrées de la section de la bascule asynchrone traverse le premier et le deuxième éléments de bascule et est appliqué à un autre entrée de la section de bascule asynchrone, de manière à en provoquer le verrouillage ou le maintien. Des sorties séparées sont prévues pour la bascule synchrone et la bascule asynchrone. Lors du balayage, le deuxième et le troisième éléments de bascule fonctionnent comme un étage de registre à décalage. Le deuxième élément sert d'élément principal, tandis que le troisième élément de bascule sert d'élément asservi dans une bascule à asservissement. Le contenu de la bascule asynchrone peut être verrouillé dans la section asservie de la bascule synchrone pour permettre le balayage. Les données introduites par décalage sont couplées à l'élément principal et transférées ensuite à l'élément asservi, où elles apparaissent à la sortie d'extraction par décalage, grâce à des signaux appropriés d'horloge.