Method of interconnecting active regions and/or gates of a C-MOS integrated circuit.

摘要

Ce procédé se caractérise en ce que, après avoir réalisé les éléments constitutifs (32, 34, 38, 42, 44, 48, 50) du circuit intégré à l'exception des connexions (52a), on dépose directement sur l'ensemble du circuit une couche (52) d'un matériau conducteur, puis on grave cette couche (52) de matériau conducteur afin de réaliser les connexions voulues (52a).