发明名称 EMITTER COLLECTOR COUPLED LOGIC.
摘要 La portion de référence d'un commutateur de courant primitif (QA, QB et QR) utilisé dans une logique couplée sur l'émetteur ou une logique à mode d'intensité de courant est modifiée en introduisant un dispositif lent (QRR) comme élément de référence de manière à améliorer la vitesse de mise sous tension et de mise hors tension des éléments d'entrée (QA et QB). En particulier le transistor de référence (QR) d'une porte d'onduleur d'une ECL (logique couplée sur l'émetteur) conventionnelle ou d'une porte d'onduleur CML (logique à mode de courant) conventionnelle est remplacé par un transistor lent ou une diode lente (QRR) de manière à contourner la résistance dynamique de l'émetteur. La constante de temps de l'émetteur de l'élément de référence (QR) est ainsi augmentée de sorte que la tension sur le noeud de source commun (noeud 3) ne change pas sensiblement lorsque la base des éléments d'entrée change de manière transitoire. En conséquence, la sortie du collecteur de l'élément d'entrée, tel qu'un transistor (QA), est mise sous tension ou hors tension de manière beaucoup plus rapide.
申请公布号 EP0155305(A1) 申请公布日期 1985.09.25
申请号 EP19840903465 申请日期 1984.09.06
申请人 ADVANCED MICRO DEVICES, INC. 发明人 VARADARAJAN, HEMMIGE, D.
分类号 H03K17/04;H03K17/60;H03K19/013;H03K19/086;(IPC1-7):H03K19/086;H03K17/16 主分类号 H03K17/04
代理机构 代理人
主权项
地址