| 摘要 |
<P>L'ANALYSEUR COMPREND UNE HORLOGE HD, UNE BASE DE TEMPS ET, UN MICROPROCESSEUR MUP, UNE MEMOIRE DE DONNEES RAM, UN BUS D'ECRITURE DE DONNEES BUSEDON, UN BUS DE LECTURE DE DONNEES BUDLDON, UN BUS D'ADRESSE BUSADR, UN DETECTEUR DS A DEUX SEUILS, UN CIRCUIT DE FORMATION DE PAQUETS MP, UN REGISTRE DE DONNEES HORAIRES RH, UN REGISTRE DE MOT DE VERROUILLAGE DE TRAME VT.</P><P>LE DETECTEUR DS A SON ENTREE RELIEE AU CABLE ET SA SORTIE A L'ENTREE DU CIRCUIT MP. LES SORTIES DU CIRCUIT MP, DU REGISTRE VT ET DU REGISTRE RH SONT RELIEES AU BUS BUSEDON. L'HORLOGE HD DELIVRE UNE FREQUENCE RYTHME H AU CIRCUIT MP QUI PEUT DELIMITER DES PAQUETS A PARTIR DE TRAIN BINAIRE SORTANT DU DETECTEUR DS. CHAQUE TRAIN EST CONSIDERE COMME UN PAQUET UNIQUE TANT QU'IL N'A PAS COMPORTE UN NOMBRE PREDETERMINE DE ZEROS AU RYTHME H. UN REGISTRE DE MEMORISATION R3 OCTET PAR OCTET DES DONNEES BINAIRES DE CHAQUE PAQUET EST PREVU. LA BASE DE TEMPS BT PEUT DECLENCHER A DES INSTANTS PREDETERMINES L'ECRITURE DANS LA MEMOIRE RAM DES CONTENUS DES REGISTRES DH, R3, VT. ELLE A UNE SORTIE RELIEE A L'ENTREE D'INCREMENTATION D'UN COMPTEUR D'ADRESSES CA ET UNE SORTIE RELIEE A L'ENTREE DE REMISE A ZERO DU REGISTRE R3.</P>
|
