| 摘要 |
<p>Le processeur de calcul comporte un module de traitement formé de quatre étages montés successivement qui comportent, pour le premier étage un premier additionneur/soustracteur (10) d'entrée du module, pour le deuxième étage, un deuxième additionneur soustracteur (20) dont les deux bus d'entrée sont reliés chacun sélectivement au bus de sortie (SI) du premier étage ou à celui de sortie d'un registre (24A, 24B) d'entrée de ce deuxième étage, chargé à partir du bus de sortie du premier ou du quatrième étage (SI, SIV), pour le troisième étage, un multiplicateur (30) relié à une mémoire (32) de valeurs de fonctions cosinus/sinus et au bus de sortie (SII) du deuxième étage, et pour le quatrième étage, un troisième additionneur soustracteur (40) de sortie du module, dont les deux bus d'entrée sont reliés chacun sélectivement au bus de sortie (SIII) du troisième étage ou à celui de sortie d'un registre (43A, 43B) d'entrée de cet étage chargé à partir du multiplicateur. Application: compression d'un signal de télévision.</p> |
