| 摘要 |
<p>Le processeur de calcul comporte un module de traitement formé de quatre étages montés successivement qui comportent, pour le premier étage, un multiplicateur (10) associé à une mémoire (13) de valeurs de fonctions sinus et cosinus qui est reliée à 1'un de ses bus d'entrée, et, pour chacun des trois autres étages, un additionneur soustracteur (20, 30, 40) dont chacun des deux bus d'entrée est relié sélectivement au bus de sortie de l'étage directement amont ou au bus de sortie d'un registre d'entrée (23A, 23B, 33A, 33B, 43A, 43B) de cet étage également chargé à partir du bus de sortie de l'étage directement amont, et qui présentent, sur le bus de sortie de l'un des registres d'entrée (43A) du quatrième étage, un bus de bouclage interne (1B) qui avec un bus d'entrée (1E) du module est relié sélectivement au deuxième bus d'entrée dudit multiplicateur (10). Application: traitement de signal d'image de télévision.</p> |
