| 摘要 |
<p>Chaque détecteur (D11, D12...) est relié à un premier (T1, 11, T1, 12...) et à un second (T2, 11, T2, 12...) transistors MOS. Les seconds transistors MOS sont adressés, colonne par colonne, par un premier registre à décalage. Les premiers transistors MOS sont reliés, ligne par ligne, à une capacité (C1, C2...) de stockage des charges et à un troisième transistor MOS (T31, T32...) de lecture des charges adressé par un second registre à décalages. L'ensemble du dispositif est placé dans un cryostat qui ne comporte qu'une seule sortie (S).</p> |
