发明名称
摘要 PURPOSE:To keep output FET from becoming large size by constituting a circuit configuration which prevent power dissipation and heat generation of pull up FET for wired OR directly connecting a logic circuit to process low logic level.
申请公布号 JPS6028412(B2) 申请公布日期 1985.07.04
申请号 JP19760006934 申请日期 1976.01.23
申请人 SANYO ELECTRIC CO 发明人 SAKAI TAKESHI
分类号 H03K19/0185;H03K19/0175;H03K19/094 主分类号 H03K19/0185
代理机构 代理人
主权项
地址