发明名称 CIRCUIT LOGIQUE ET A SECURITE INTRINSEQUE
摘要 <P>L'INVENTION CONCERNE UN CIRCUIT LOGIQUE "ET" A SECURITE INTRINSEQUE COMPORTANT UNE PREMIERE ET UNE SECONDE ENTREES AUXQUELLES PEUVENT ETRE APPLIQUEES DES IMPULSIONS ET RESPECTIVEMENT RELIEES CHACUNE A LA BASE D'UN PREMIER ET D'UN DEUXIEME TRANSISTORS 1, 2 AU COLLECTEUR DESQUELS EST APPLIQUEE, PAR L'INTERMEDIAIRE D'UNE RESISTANCE 6, 7 UNE TENSION DE REFERENCE 5, ET COMPORTANT EN OUTRE UN TROISIEME TRANSISTOR 3 DONT LA BASE EST RELIEE A LA MASSE PAR L'INTERMEDIAIRE DE L'ENROULEMENT SECONDAIRE 15 D'UN TRANSFORMATEUR DONT LE RAPPORT DE TRANSFORMATION EST INFERIEUR A L'UNITE, LE COLLECTEUR RELIE A LA BORNE POSITIVE DE LA SOURCE DE TENSION CONTINUE PAR L'INTERMEDIAIRE D'UNE RESISTANCE 13, ET A L'EMETTEUR DUQUEL EST APPLIQUEE LA TENSION DE REFERENCE 5. SELON L'INVENTION, LE PREMIER TRANSISTOR 1 A SON EMETTEUR RELIE PAR L'INTERMEDIAIRE D'UNE PREMIERE DIODE 8 ET SON COLLECTEUR RELIE PAR L'INTERMEDIAIRE D'UN CONDENSATEUR 9 A LA MASSE, TANDIS QUE LE DEUXIEME TRANSISTOR 2 A SON EMETTEUR DIRECTEMENT RELIE ET SON COLLECTEUR RELIE PAR L'INTERMEDIAIRE D'UNE BRANCHE COMPRENANT EN SERIE UN CONDENSATEUR 10 ET UNE SECONDE DIODE 11 A LA MASSE.</P><P>L'ANODE DE LA PREMIERE DIODE 8 ET LA CATHODE DE LA SECONDE DIODE 11 SONT RELIEES A LA MASSE.</P><P>APPLICATIONS FERROVIAIRES.</P>
申请公布号 FR2554291(A1) 申请公布日期 1985.05.03
申请号 FR19830017041 申请日期 1983.10.26
申请人 JEUMONT SCHNEIDER 发明人 ANDRES GELABERT
分类号 H03K19/007;(IPC1-7):H03K19/007;B61L1/20 主分类号 H03K19/007
代理机构 代理人
主权项
地址