| 摘要 |
Schaltung zur Codierung einer im Zweierkomplement dargestellten, binären Zahl in einem CSD-Code, bei dem es ausgeschlossen ist, daß zwei unmittelbar benachbarte Binärstellen jeweils ein "1" aufweisen. Angestrebt wird eine solche Schaltung, die einfach aufgebaut ist und eine große Arbeitsgeschwindigkeit aufweist. Das wird erreicht durch eine Reihe von ersten, jeweils nach einer Exklusiv-ODER-Funktion bewertenden, logischen Schaltungsgliedern (LSO ..LSN), die aus jeweils zwei benachbarten Binärstellen der zu codierenden Zahl beim Auftreten der Bitkombination 1,0 ein Ausgangsbit -1 ableiten, und durch eine Reihe von zweiten logischen Schaltungsgliedern (LSO' ...LSN'), die aus jeweils zwei benachbarten ersten logischen Schaltungsgliedern (LS1, LS2) mit den Ausgangsbits 1, -1 eine CSD-codierte Bitkombination 0, 1 ableiten, die Ausgangsbits der übrigen ersten logischen Schaltungsglieder (LSO, LS3 ...LSN) jedoch unverandert in die CSD-codierte Bityombination übernehmen. Der Anwendungsbereich umfaßt Signalprozessoren.
|
