| 摘要 |
Un détecteur de mode commun (10) servant à produire une tension de sortie (VA + VB)/2 en réponse aux tensions d'entrée VA et VB contient une paire de transistors MOS (MA et MB) reliés en série entre une paire de terminaux d'entrée A et B auxquels doivent être appliquées les tensions d'entrée (VA et VB). Un chemin séparé de réaction va de chaque terminal d'entrée (A, B) par l'intermédiaire d'un dispositif de charge séparé (LA2, LB2) jusqu'à un terminal de commande de porte du transistor MOS respectif (MA, MB) et un autre chemin séparé de réaction va de chaque terminal d'entrée (A, B) au travers d'un autre dispositif de charge séparé (LA3, LB3) vers un terminal de substrat (SA, SB) des transistors MOS respectifs. De la sorte, les chemins de réaction respectifs délivrent aux terminaux de porte respectifs des signaux respectifs égaux à (VDD + VA)/2 et (VDD + VB)/2, respectivement, tandis que les autres chemins de réaction délivrent aux substrats des transistors MOS respectifs (MA, MB) des tensions respectives de polarisation de substrat égales à (VSS + VA)/2 et (VSS + VB)/2, la tension de mode commun (VA + VB)/2 étant développée en un point nodal (AB) situé entre la paire de transistors MOS (MA, MB). |
