发明名称 Arrangement in the command circuit of a pipe-line processor for instruction interrupt and report.
摘要 <p>Bei der Befehlsverarbeitung in Datenverarbeitungsanlagen ist es nicht immer möglich, diese Befehlsverarbeitung unterbrechungsfrei durchführen zu können, da besondere, im folgenden Ereignisse genannte Situationen auftreten können, die eine kurzfristige Unterbrechung erfordern, um zunächst die durch diese Ereignisse bedingten Operationen durchzuführen, bevor die unterbrochene Befehlsverarbeitung weitergehen kann. Diese Befehlswiederholung ist aber nur möglich, wenn der Inhalt des Operationsregisters, in dem der Befehl steht, während der Unterbrechung aufbewahrt wird. Eine solche Situation erfordert zwei Handlungen: Die erste ist die Durchführung einer erzwungenen Operation zur Auflösung des Ergebnisses. Die zweite Handlung ist eine Wiederholung der Befehls- und der Ausführungsphase des unterbrochenen Befehls.</p>
申请公布号 EP0134831(A1) 申请公布日期 1985.03.27
申请号 EP19830109176 申请日期 1983.09.16
申请人 IBM DEUTSCHLAND GMBH;INTERNATIONAL BUSINESS MACHINES CORPORATION 发明人 CHILINSKI, HERBERT, ING. (GRAD.);GETZLAFF, KLAUS J., ING. (GRAD.);HAJDU, JOHANN, ING. (GRAD.);RICHTER, STEPHAN, ING. (GRAD.)
分类号 G06F9/38;G06F11/14;(IPC1-7):G06F9/38 主分类号 G06F9/38
代理机构 代理人
主权项
地址